अधिक कोर, बड़ा कैश डायनिंगटन को बूस्ट दें

इंटेल अगले महीने अपने छह कोर क्सीन सर्वर प्रोसेसर को लॉन्च करने की योजना बना रहा है, जिसमें अतिरिक्त कोर और एक बड़ा कैश शामिल है, जिससे कंपनी के मौजूदा क्वाड-कोर चिप्स पर चिप का प्रदर्शन लाभ होता है।

Code-named Dunnington, छह कोर Xeon प्रोसेसर उन सर्वरों के लिए डिज़ाइन किया गया है जिनमें चार या अधिक प्रोसेसर हैं 45-नैनोमीटर उत्पादन प्रक्रिया का उपयोग कर निर्मित, कुछ महीनों के समय में कंपनी की पहली नेहलम चिप्स रिलीज होने से पहले चिप का इंटेल के पेंरिने प्रोसेसर डिज़ाइन पर आधारित अंतिम नया मॉडल होना चाहिए।

सैन में इंटेल डेवलपर फोरम में बोलते हुए फ्रांसिस्को इस हफ्ते, पैट जैल्सिंगर, वरिष्ठ उपाध्यक्ष और इंटेल के डिजिटल एंटरप्राइज समूह के महाप्रबंधक, ने वादा किया कि उपयोगकर्ताओं को ड्यूनिंगटन से बड़े प्रदर्शन लाभ मिलेगा।

व्यक्तिगत कंप्यूटरों में क्वाड-कोर चिप्स के विपरीत, जहां कुछ अनुप्रयोगों को टैप करने के लिए डिज़ाइन किया गया है मल्टी-कोर प्रोसेसर की शक्ति, आमतौर पर इस्तेमाल किए जाने वाले सर्वर अनुप्रयोगों को छह कोर डनिंग्टन चिप की शक्ति का पूरा उपयोग करना चाहिए।

"यहां, वर्चुअलाइजेशन और वेब सेवाओं और क्लाउड कंप्यूटिंग जैसी चीजें खेलने में आती हैं, और इनमें से सभी का उपयोग नहीं होता है मर्क्यूरी रिसर्च के अध्यक्ष डीन मैकार्रोन ने माइक्रोप्रोसेसर मार्केट को ट्रैक करने वाले एक विश्लेषक फर्म का कहना है, "यह क्षेत्र है जिसे हम देखेंगे ड्यूनिंगटन मा। उन्होंने कहा। " डैनिंगटन बनाने के लिए इस्तेमाल की जाने वाली 45 नैनोमीटर उत्पादन प्रक्रिया, इंटेल के मौजूदा चिप्स पर प्रदर्शन के कई संभावित प्रगति कर सकती है, जो कि कंपनी की पुरानी 65 नैनोमीटर प्रक्रिया का उपयोग कर रही है।

" एक बेहतर प्रक्रिया उच्च ट्रांजिस्टर संख्या, बड़ा कैश और अधिक कोर सक्षम बनाता है। अंततः कोर के प्रदर्शन को और अधिक प्रभावित किया जाएगा, लेकिन बड़ी कैश अच्छी तरह से मदद मिलेगी। "99

Dunnington अपने पूर्ववर्ती की तुलना में काफी अधिक कैश पैक। नई चिप्स प्रत्येक प्रोसेसर कोर के लिए स्तर 2 कैश के 3 एम बाइट होगा, के रूप में एक साझा 16 एम-बाइट स्तर 3 कैश के रूप में अच्छी तरह से। तुलना के अनुसार, क्विन 7300 चिप्स 1 एम बाइट से 2 एम बाइट्स के स्तर 2 कैश प्रति कोर के हैं, और कोई स्तर 3 कैश नहीं है।

बड़ा स्तर 2 कैश और इसके अतिरिक्त स्तर 3 कैश - पहले से ही उन्नत माइक्रो डिवाइस के क्वाड-कोर सर्वर चिप्स पर एक फीचर - प्रोसेसर कोर के पास अधिक डेटा संग्रहीत करने की अनुमति देता है, इस जानकारी तक पहुंच में तेजी लाने और समग्र प्रदर्शन को बढ़ावा देने के लिए।

"चार से मैकक्रॉन ने कहा, "आई / ओ बाधाओं को पुराने बस प्रौद्योगिकी के इस्तेमाल से पैदा होता है।" एएमडी के चिप्स के विपरीत, इंटेल के सर्वर चिप एक बाहरी मेमोरी नियंत्रक का उपयोग करते हैं और ओ लिडर बस टेक्नोलॉजी जो डेटा की मात्रा को सीमित करता है जो कि इसके माध्यम से धक्का दे सकता है हालांकि बड़े स्तर पर 3 कैश और 1,066 एमएचज बस की गति से इस प्रभाव को कम करने में मदद मिलती है, टोंटी बनी हुई है और अगले वर्ष बहुभाषी प्रणालियों के लिए नेहैलम सर्वर चिप के रिलीज तक पूरी तरह से संबोधित नहीं किया जाएगा।

नेहलेम, जो 45 का इस्तेमाल करते हैं -नामोमीटर प्रोसेस टेक्नोलॉजी, एक ऑन-चिप मेमोरी नियंत्रक और एक नई बस टेक्नोलॉजी को शामिल करता है जो कि प्रदर्शन में और बढ़ावा देगा।