इंटेल नई ज़ीऑन सर्वर चिप्स के साथ अनुसूची के आगे

इंटेल शेड्यूल से पहले अपने अगली पीढ़ी के ज़ीऑन क्वाड-कोर सर्वर चिप्स के उत्पादन शुरू करने के लिए तैयार है, जो तब अगले वर्ष की पहली तिमाही के रूप में सिस्टम में दिखाई दे सकता है, एक कंपनी के अधिकारी ने कहा इंटेल डेवलपर फोरम में एक साक्षात्कार के दौरान इंटेल के सर्वर प्लेटफार्म समूह के उपाध्यक्ष और महाप्रबंधक किर्क स्कागेन ने कहा, "हम पहली तिमाही में उत्पादन के लिए ट्रैक पर हैं।" चिप्स सिस्टम निर्माताओं को भेज देंगे, और उन चिप्स के आधार पर सर्वर बस "उसी समय फ्रेम के आसपास" दिखाई दे सकते हैं।

चिप्स को 32-नैनोमीटर प्रक्रिया का उपयोग करके निर्मित किया जाएगा और ज़ीऑन 5000 लाइन का हिस्सा बन जाएगा प्रोसेसर के। चिप्स वेस्टमेरे माइक्रोआर्किटेक्चर पर आधारित होंगे, और आज उपलब्ध ज़ीऑन सर्वर चिप्स पर कई उन्नयन करेंगे जो 45-एनएम प्रक्रिया का उपयोग करके किए जाते हैं।

"यह उत्पादन, योग्यता और रैंप परिप्रेक्ष्य से हमारी अपेक्षाओं से आगे है। यह अच्छी खबर है, "स्कागेन ने कहा। चिप दो- और चार-सॉकेट सर्वरों में जा सकता है।

वेस्टमेरे नेहलेम माइक्रोआर्किटेक्चर की प्रक्रिया को कम कर देती है, जो मौजूदा ज़ीऑन 5500 सर्वर चिप्स का आधार बनाती है। नेहलेम मेमोरी कंट्रोलर को एकीकृत करके कई प्रदर्शन सुधार लाता है, जो सीपीयू को स्मृति के लिए एक तेज पहुंच पथ प्रदान करता है। माइक्रोकाइटेक्चर सीपीयू के लिए एक ग्राफिक्स कार्ड जैसे सिस्टम घटकों के साथ संवाद करने के लिए एक तेज़ पाइप भी प्रदान करता है।

वेस्टमेरे उन्नत विनिर्माण प्रक्रिया पर लागू नई तकनीक से बेहतर प्रदर्शन और बिजली लाभ लाएगा, स्कागेन ने कहा। इंटेल ने कहा है कि वेस्टमेरे चिप 45-एनएम विनिर्माण प्रक्रिया की तुलना में 30 गुना तक बिजली रिसाव को कम कर देता है।

वेस्टमेरे ने एडवांस्ड एन्क्रिप्शन स्टैंडर्ड (एईएस) नामक डेटा के तेजी से एन्क्रिप्शन और डिक्रिप्शन के लिए एक नया निर्देश सेट जोड़ा है, सुकुगेन ने कहा । वह सर्वर और क्लाउड में रहने वाले सुरक्षित डेटा की मदद कर सकता है, उन्होंने कहा। चिप में वर्चुअलाइज्ड वातावरण में डेटा सुरक्षित भी हो सकता है।

सर्वर चिप्स प्रति कोर दो धागे चलाने में सक्षम होंगे, जिसका अर्थ है कि क्वाड-कोर चिप एक साथ आठ धागे चला सकता है। यह सुविधा मौजूदा नेहलेम चिप्स से चलती है।

इंटेल 200 9 की चौथी तिमाही में 32-नैनोमीटर चिप्स का निर्माण शुरू कर देगा, हालांकि शुरुआती चिप्स लैपटॉप और डेस्कटॉप में जाने की उम्मीद है। इंटेल ने कहा कि मुख्यधारा के सिस्टम कोड के नाम पर चिप्स का उत्पादन नाम-एन्डंडेल और क्लार्कडेल इस वर्ष की चौथी तिमाही में शुरू होगा।

हालांकि, डेस्कटॉप के लिए क्लार्कडेल चिप्स भी प्रवेश-स्तर सर्वर में जा सकते हैं जो 500 अमेरिकी डॉलर से कम कीमतों पर शुरू होते हैं, सुकुगेन ने कहा । क्लार्कडेल दो-चिप पैकेज में सीपीयू के साथ ग्राफिक्स प्रोसेसर को एकीकृत करेगा।

स्कायुगेन ने यह भी कहा कि कंपनी सर्वर चिप्स की इटेनियम लाइन के लिए दो साल के चिप विकास चक्र को बनाए रखेगी, जो आमतौर पर एंटरप्राइज़ सर्वरों में उच्च अपटाइम की आवश्यकता होती है । कई विलंबों के बाद, इंटेल अगले साल की पहली तिमाही में अपने नवीनतम इटेनियम चिप कोडेनामेड तुक्विला को रिलीज करने के लिए तैयार है, जबकि इसके उत्तराधिकारी, पोल्सन को नामित किया गया, दो साल बाद एक उपस्थिति बना सकता है, स्कागेन ने कहा। 32-एनएम प्रक्रिया का उपयोग करके पॉल्सन चिप का निर्माण किया जाएगा।

कंपनी ने शो में मंगलवार को अपना पहला 22-एनएम वेफर भी दिखाया। 22-एनएम वेफर को सुबह के मुख्य नोट के दौरान इंटेल सीईओ पॉल ओटेलिनी द्वारा प्रदर्शित किया गया था, जिसमें एसआरएएम मेमोरी के 364 मिलियन बिट्स और एक क्षेत्र में 2.9 बिलियन ट्रांजिस्टर शामिल थे।

22-एनएम प्रक्रिया होगी सैंडी ब्रिज माइक्रोआर्किटेक्चर के आधार पर चिप्स बनाने के लिए प्रयोग किया जाता है, जो नेहलेम माइक्रोआर्किटेक्चर के उत्तराधिकारी होंगे। ओटेलिनी ने कहा कि सैंडी ब्रिज में एक नया ग्राफिक्स कोर और नया निर्देश सेट होगा जो सिस्टम के प्रदर्शन में सुधार ला सकता है।

कंपनी को 2011 की चौथी तिमाही में और 15-एनएम में 22-एनएम विनिर्माण प्रक्रिया में स्थानांतरित होने की उम्मीद है। 2013 में विनिर्माण प्रक्रिया।